１ ＤＥＩ１０１６的主要功能

ＤＥＩ１０１６是Ｄｅｖｉｃｅ Ｅｎｇｉｎｅｅｒｉｎｇ Ｉｎｃｏｒｐｏｒａｔｅｄ 生產(chǎn)的一種可支持ＡＲＩＮＣ４２９航空總線協(xié)議的串行接收、發(fā)送器件。該器件的主要功能如下：

●串行數(shù)據(jù)字長為３２或２５位；

●串行數(shù)據(jù)速率為１００ｋｂｐｓ或１２．５ｋｂｐｓ；

●具有獨立的收、發(fā)電路；

●兩個獨立的接收器可直接與ＡＲＩＮＣ４２９總線接口；

●具有串／并接收數(shù)據(jù)轉(zhuǎn)換，和并／串發(fā)送數(shù)據(jù)轉(zhuǎn)換功能；

●對接收的數(shù)據(jù)可進行奇偶狀態(tài)校驗；并可對發(fā)送數(shù)據(jù)奇偶狀態(tài)進行設(shè)置；

●可自動產(chǎn)生字與字之間的間隔；

●采用單一＋５Ｖ供電。

２ ＤＥＩ１０１６的工作原理

ＤＥＩ１０１６的引腳功能及特點以前已有介紹，現(xiàn)僅對該器件的工作原理作以描述。

２．１ ＤＥＩ１０１６的復(fù)位及初始化

電路上電后，首先在ＭＲ引腳施加２００μｓ的低電平脈沖以使ＤＥＩ１０１６復(fù)位，然后把控制字寫到１６位數(shù)據(jù)總線上，這樣，在ＬＤＣＷ引腳施加低電平便可把控制字寫入到控制字寄存器，爾后便可接收和發(fā)送數(shù)據(jù)。

２．２ ＤＥＩ１０１６的數(shù)據(jù)發(fā)送過程

ＤＥＩ１０１６的數(shù)據(jù)發(fā)送時序如圖１所示。發(fā)送數(shù)據(jù)時，首先應(yīng)查詢ＴＸＲ引腳是否為高電平，若是高電平，表明發(fā)送存儲器已空；此時置ＥＮＴＸ引腳為低電平可停止發(fā)送數(shù)據(jù)，并把要發(fā)送的數(shù)據(jù)寫到１６位數(shù)據(jù)總線上。之后，若要發(fā)送數(shù)據(jù)字１，則置ＬＤ１為低，ＬＤ２為高；若發(fā)送數(shù)據(jù)字２，則置ＬＤ１為高，ＬＤ２為低?此時再查詢ＴＸＲ引腳是否為低電平，若為低電平，表明發(fā)送數(shù)據(jù)已裝載到存儲器中，此時再置ＥＮＴＸ引腳為高電平即可發(fā)送數(shù)據(jù)。ＤＥＩ１０１６的發(fā)送存儲器最多可裝載８個３２位字長的數(shù)據(jù)，ＤＥＩ１０１６采用的是先進先出的發(fā)送順序。

２．３ ＤＥＩ１０１６的數(shù)據(jù)接收過程

ＤＥＩ１０１６的數(shù)據(jù)接收時序如圖２所示。當(dāng)接收器１接收到數(shù)據(jù)后，系統(tǒng)會置ＤＲ１為低電平；而當(dāng)接收器２接收到數(shù)據(jù)后，系統(tǒng)將置ＤＲ２為低電平。欲使接收器１將接收數(shù)據(jù)的字１送至１６位數(shù)據(jù)總線上，應(yīng)先置ＳＥＬ為低電平，再置ＯＥ１為低電平且置ＯＥ２為高。而后再置ＳＥＬ為高電平，便可將字２送至１６位數(shù)據(jù)總線。要使接收器２的數(shù)據(jù)送至１６位數(shù)據(jù)總線上，則置ＯＥ２為低電平，ＯＥ１為高電平即可。

表1 功能表

３?。粒裕福梗茫担才cＤＥＩ１０１６的接口設(shè)計

ＡＴ８９Ｃ５２（Ｕ１）８位微控器與ＤＥＩ１０１６的１６位數(shù)據(jù)總線進行數(shù)據(jù)交換時，必須先利用鎖存器來鎖存數(shù)據(jù)。其框圖見圖３。發(fā)送數(shù)據(jù)時，Ｕ１先把要發(fā)送的數(shù)據(jù)分成低８位和高８位送出，并進入Ｕ３、Ｕ４鎖存，爾后再把１６位數(shù)據(jù)一同送至ＤＥＩ１０１６?Ｕ２　的數(shù)據(jù)總線上。Ｕ３、Ｕ４、Ｕ５、Ｕ６均選用７４ＬＳ３７３芯片，它們的內(nèi)部均由Ｄ鎖存器和三態(tài)輸出門組成，其功能表如表１所列。當(dāng)ＯＥ為低電平，且Ｇ為高電平時，輸出Ｑ與輸入Ｄ之間為直通方式。而當(dāng)ＯＥ為高電平，且Ｇ由高電平跳變?yōu)榈碗娖胶螅亩溯斎霐?shù)據(jù)被Ｄ鎖存器鎖存，之后即使Ｄ端（Ｐ０口）輸入數(shù)據(jù)再發(fā)生變化，也不會影響已鎖存的數(shù)據(jù)。如果ＯＥ為低電平，系統(tǒng)將輸出原先鎖存的數(shù)據(jù)。為了鎖存低８位數(shù)據(jù)，需要由Ｕ１的ＷＲ和地址選通信號Ｙ７（由譯碼器Ｕ７譯出）經(jīng)或非門Ｕ８去控制Ｕ３的Ｇ端。實際上，只有Ｕ１在執(zhí)行寫操作時， ＷＲ和Ｙ７才同時為低電平，而此時低８位數(shù)據(jù)才能被Ｕ３暫時鎖存。高８位數(shù)據(jù)的鎖存與此類似Ｍ，Ｕ１的Ｐ３．４由高變低可打開Ｕ３、Ｕ４的輸出門，從而使Ｕ３、Ｕ４把數(shù)據(jù)送至Ｕ２的數(shù)據(jù)總線，當(dāng)Ｕ１的Ｐ１．３或Ｐ１．４由高變低以把１６位數(shù)據(jù)裝入發(fā)送存儲器后，Ｐ３．４會由低變高，此時Ｕ３、Ｕ４輸出為高阻抗狀態(tài)，但不會影響Ｕ２的數(shù)據(jù)輸出狀態(tài)。其發(fā)送程序如下：

ｍｏｖ?。洌穑簦?，＃ｅ０００ｈ

ｍｏｖ ａ，＃ｄ１ｌ ；取字１的低８位

ｍｏｖｘ ＠ｄｐｔｒ，ａ ；把字１的低８位鎖入Ｕ３

ｍｏｖ?。洌穑簦?，＃ｃ０００ｈ

ｍｏｖ ａ，＃ｄ１ｈ ；取字１的高８位

ｍｏｖｘ ＠ｄｐｔｒ，ａ ；把字１的高８位鎖入Ｕ４

ｃｌｒ ｐ３．４ ；打開Ｕ３、Ｕ４的輸出

ｎｏｐ

ｃｌｒ ｐ１．３ ；字１數(shù)據(jù)裝入ＤＥＩ１０１６

ｎｏｐ

ｓｅｔｂ ｐ３．４ ；關(guān)閉Ｕ３、Ｕ４的輸出

ｓｅｔｂ ｐ１．３

ｍｏｖ　ｄｐｔｒ，＃ｅ０００ｈ

ｍｏｖ ａ，＃ｄ２ｌ ；取字２的低８位

ｍｏｖｘ ＠ｄｐｔｒ，ａ ；把字２的低８位鎖入Ｕ３

ｍｏｖ?。洌穑簦?，＃ｃ０００ｈ

ｍｏｖ ａ，＃ｄ２ｈ ；取字２的高８位

ｍｏｖｘ ＠ｄｐｔｒ，ａ ；把字２的高８位鎖入Ｕ３

ｃｌｒ ｐ３．４ ；打開Ｕ３、Ｕ４的輸出

ｎｏｐ

ｃｌｒ ｐ１．４ ；字２數(shù)據(jù)裝入ＤＥＩ１０１６

ｎｏｐ

ｓｅｔｂ ｐ３．４

ｓｅｔｂ ｐ１．４

用Ｕ１接收數(shù)據(jù)，應(yīng)將ＤＲ１、ＤＲ２及ＴＸＲ經(jīng)與門Ｕ１３接至Ｕ１的ＩＮＴ０，在ＩＮＴ０口產(chǎn)生中斷后，Ｕ１便執(zhí)行讀操作，并通過ＲＤ和Ｙ５控制Ｕ１４、Ｕ１５以讀入ＤＲ１、ＤＲ２及ＴＸＲ的狀態(tài)。Ｕ２接收到數(shù)據(jù)或發(fā)送數(shù)據(jù)完畢后，即向Ｕ１的ＩＮＴ０口申請中斷，并在中斷程序中判斷ＤＲ１、ＤＲ２及ＴＸＲ的狀態(tài)。ＴＸＲ為低表明發(fā)送完畢，而ＤＲ１或ＤＲ２為低則表明已收到數(shù)據(jù)。此時可置Ｐ１．２（ＳＥＬ）為低電平，同時也置Ｐ１．０（接ＤＥＩ１０１６的ＯＥ１）或Ｐ１．１ ?接ＤＥＩ１０１６的ＯＥ２　為低電平，以使字１的數(shù)據(jù)出現(xiàn)在數(shù)據(jù)總線上，而使Ｐ１．０、Ｐ１．１經(jīng)Ｕ１１異或后輸出以使Ｕ５、Ｕ６的Ｇ端為高電平，從而把數(shù)據(jù)鎖入Ｕ５、Ｕ６。由于ＲＤ分別與Ｙ７、Ｙ６相或后的輸出是與Ｕ５、Ｕ６的ＯＥ門相連接的，因此，Ｕ１ 執(zhí)行讀操作時，應(yīng)先后打開Ｕ５、Ｕ６的ＯＥ門來把數(shù)據(jù)讀入。其接收程序如下：（以接收器１為例）。

ｃｌｒ ｐ１．２ ；置ＤＥＩ１０１６的ＳＥＬ＝０，讀字１

ｃｌｒ ｐ１．０ ；置ＤＥＩ１０１６的／ＯＥ１＝０

ｓｅｔｂ ｐ１．１ ；置ＤＥＩ１０１６的／ＯＥ２＝１

ｎｏｐ

ｍｏｖ ｄｐｔｒ，＃ｅ０００ｈ

ｍｏｖｘ ａ，＠ｄｐｔｒ ；把字１的低８位讀入

ｍｏｖ １０ｈ，ａ

ｍｏｖ ｄｐｔｒ，＃ｃ０００ｈ

ｍｏｖｘ ａ，＠ｄｐｔｒ ；把字１的高８位讀入

ｍｏｖ １１ｈ，ａ

ｓｅｔｂ ｐ１．２ ；置ＤＥＩ１０１６的ＳＥＬ＝１，讀字２

ｎｏｐ

ｍｏｖ ｄｐｔｒ，＃ｅ０００ｈ

ｍｏｖｘ ａ，＠ｄｐｔｒ ；把字２的低８位讀入

ｍｏｖ １２ｈ，ａ

ｍｏｖ ｄｐｔｒ，＃ｃ０００ｈ

ｍｏｖｘ ａ，＠ｄｐｔｒ ；把字２的高８位讀入

ｍｏｖ １３ｈ，ａ

ｓｅｔｂ ｐ１．０ ；置ＤＥＩ１０１６的／ＯＥ１＝１

ｓｅｔｂ ｐ１．１ ；置ＤＥＩ１０１６的／ＯＥ２＝１

ｓｅｔｂ ｐ１．２ ；置ＤＥＩ１０１６的ＳＥＬ＝１

ＤＥＩ１０１６的兩路接收可能產(chǎn)生同時接收的現(xiàn)象。即在上述兩路共用一個中斷源時，如果某一路申請中斷已進入接收程序，那么另一路同時接收的數(shù)據(jù)就可能被屏蔽。解決方法是：進入中斷程序后，在接收數(shù)據(jù)過程中再查詢另一路ＤＲ的狀態(tài)。當(dāng)然，如果每路單獨使用一個中斷源，效果將會更好。

４ 結(jié)束語

實際上，上述ＡＴ８９Ｃ５２與ＤＥＩ１０１６的經(jīng)改進也可以應(yīng)用到其它１６位數(shù)據(jù)總線接口的電路中，而如果用ＩＳＰ器件替代鎖存器及其門電路，還可大大減小電路板的面積。