1 引 言

鎖相環(huán)路(PLL)是一種能夠跟蹤輸入信號的閉環(huán)自動相位控制系統(tǒng)，其理論基礎為自動控制理論。鎖相環(huán)具有載波跟蹤特性，可提取淹沒在噪聲之中的信號，制成高性能的調制器和解調器；用高穩(wěn)定度的振蕩器做參考頻率，可提供一系列頻率高穩(wěn)定的頻率源，可進行高精度的相位與頻率測量等。在模擬與數字通信系統(tǒng)中，鎖相環(huán)已成為不可缺少的基本部件。隨著大規(guī)模集成電路技術的發(fā)展與成熟，CMOS工藝以其低成本、低功耗、高集成度的優(yōu)點使得采用CMOS工藝實現高性能集成鎖相環(huán)具有十分重要的意義和廣闊的前景。采用電荷泵結構的鎖相環(huán)以其易于集成、低功耗、低抖動、無相差鎖定等優(yōu)點，得到了廣泛的應用。

2 電路設計

鎖相環(huán)能夠實現兩個電信號的相位同步、頻率相同或倍頻。如圖1所示，鎖相環(huán)由4個基本部件即鑒相器、電荷泵、低通濾波器和壓控振蕩器組成。鑒相器作用是對兩個輸入信號進行比較，輸出一個正比于這兩個輸入信號相位差的直流電壓，即一個上升或下降的脈沖信號，這個直流電壓又作用于下一級電路即開關電荷泵，然后，電荷泵將鑒相器的輸出信號放大，給低通濾波器的電容充放電。而環(huán)路低通濾波器是用來濾除鑒相器輸出誤差電壓中的高頻分量，起到濾波平滑作用，以保證環(huán)路穩(wěn)定以及改善環(huán)路跟蹤性能和噪聲特性。最后，壓控振蕩器依據傳輸過來的控制電壓來改變輸出信號的頻率和相位，因此整個系統(tǒng)就形成了一個反饋系統(tǒng)，最終壓控振蕩器的輸出信號鎖定在參考信號的頻率和相位上。

2.1 鑒頻鑒相器

鑒頻鑒相器是一個相位比較裝置，用來檢測輸入信號相位與反饋信號相位之間的相位差，其結構如圖2所示。PFD比較輸入信號FINA和FINB的上升沿。當信號FINA的上升沿超前于信號FINB的上升沿時，PFD的輸出信號UP被置為1，而輸出信號DN為0，當FINB的上升沿到來時，UP變?yōu)?lsquo;0’，DN 是窄的脈沖；反之，當信號FINB的上升沿超前于信號FINA的上升沿，PFD的輸出信號DN被置為‘1’，而輸出信號UP保持‘0’，當FINA的上升沿到來時，DN變?yōu)?lsquo;0’，UP是一很窄的脈沖。信號UP或DN被置為高電平的時間長度等于信號FINA與FINB的相位差。當環(huán)路鎖定時，PFD的輸出信號都保持在低電平。

2.2 龜荷泵(CP)

在傳統(tǒng)的電荷泵模型中，將PMOS和NMOS看作開關S1，S2，則鑒頻鑒相器(PFD)的數字信號輸出UP和DN可能為三種情況：

(1)狀態(tài)-1：UP=0，DN=1。這時開關S1斷開，S2閉合，電容進行放電，電壓OUT值降低；

(2)狀態(tài)0：UP=0，DN=0。這時開關S1和S2都斷開，電壓OUT保持為一個常量；

(3)狀態(tài)1；UP=1，DN=0。這時開關S1閉合，S2斷開，電容進行充電，電壓OUT值提高。

2.3 壓控振蕩器(VCO)

壓控振蕩器是鎖相環(huán)的重要組成部分，很大程度上決定著鎖相環(huán)的性能。它實現電壓一頻率的變換作用，其振蕩頻率受低通濾波器輸出電壓控制。本文研究的壓控振蕩器是利用電阻和電容，采用正反饋的方式來實現一種差分環(huán)形壓控振蕩器。此差分環(huán)形壓控振蕩器由五級差分電路構成，每一級的輸出V1，V2接到后一級的輸入 A，B，最后一級的輸出與第一級的輸入相連，其中兩個公共端子分別為E，C。前級偏置電路受CP輸出電壓的控制，產生兩路控制信號E，C，連接到壓控振蕩器的每個差分部分的控制端。這種VCO具有良好的線性調諧特性和高的輸出頻率穩(wěn)定度的特點。

振蕩器的核心部分由圖3所示差分電路構成，PM1管為下端對稱部分提供偏置電流，PM2，PM3起反向作用，將NM1，NM2等效為電阻，則它與相應的MOS電容連接的NM3，NM4構成了RC延遲因子，且延遲時間直接受E，C電壓的控制。

電路中的等效電阻和負載電容決定了電路的振蕩頻率，即，其中的RNM1，NM2受前級偏置部分的VE，VC控制。每一級電路所產生的輸出振蕩信號的擺幅為2IPM1PNM1,NM2。其中E，C二處的電壓變化應當是反比例變化的，即E處電壓增大引起飽和PM1管的電流IPM1減小時，C處電壓須呈減小趨勢以致線性等效電阻RNM1,NM2增大，以保證輸出電壓擺幅的基本恒定。

由于環(huán)路濾波器的輸出電壓為一個電壓，要與雙變量控制的VCO振蕩部分連接起來，則必須要用到下面圖4所示的偏置單元，將VIN單端控制電壓信號轉換為 E，C雙端控制電壓信號，實現更好的線性度和更強的電壓驅動效果，減少后端振蕩部分隨時間的能量衰減。

由圖可知，RES的電阻值和NM1的尺寸決定了NM3，NM4的柵極電壓，NM4的漏極連接到PM1的漏極，此處的電壓由PM1的漏電流決定，而此漏電流等于流過NM3，NM4兩管的電流之和，而這兩管的電流又由VIN和E處的電壓來決定。由此相互制約的關系，可以列出關于E點電壓VE，流過NM3的漏極電流IN3以及NM2漏級電壓VX的關系方程如下：

由上述三元三次方程即可解出E處電壓值。C處電壓完全由VE和PM2，NM5的相對尺寸所決定。

2.4 環(huán)路濾波器

環(huán)路濾波器具有低通特性，在鎖相環(huán)中起到低通濾波的作用，而且它對整個環(huán)路系統(tǒng)的參數設計起著決定性的作用。本設計采用二階無源低通濾波器，詳見文獻[3]所述。

本系統(tǒng)所設計的鎖相環(huán)可廣泛應用于電源電壓為5 V時，鎖相環(huán)捕捉帶為41～110 MHz，3 V時捕捉帶則為25～58 MHz。由文獻[5]中所述，該系統(tǒng)采取的是電壓型電荷泵，將電壓型轉換為電流型，查出內部MOS飽和導通，保證UP和DN為恒壓源的最大導通電流，可得 R1。以電源電壓為5 V，忽略分頻環(huán)節(jié)為例，可以得到：


3 仿真結果

采用0.5μm工藝庫，Cadence Spectre工具對本文所設計的鎖相環(huán)設計可以得到下列結果：

圖5(a)是電源電壓為3 V時的VCO控制特性曲線，有效工作范圍為25～58 MHz，且線性度良好；圖5(b)是電源電壓為5 V時的VCO控制特性曲線，有效工作范圍為41～110 MHz，且線性度良好。

另外通過對VCO起振過程的測量可知，起振時間很小，為63.5 ns。

圖6是鎖相環(huán)回路在輸入為50 MHz時的輸出響應，鎖定時間約為4.6μs。

4 結語

使用0.5 μm CMOS工藝實現5 V鎖定范圍為41～110 MHz，3 V時鎖定范圍為25～58 MHz的鎖相環(huán)單片集成電路，經過分部仿真和總體系統(tǒng)仿真可知，運用本文所述方法設計二階三型鎖相環(huán)芯片各組成部分特性與理論相符，可以實現相位和頻率的同步跟蹤，且時域特性良好。