-
從單芯片到芯片組：Chiplet如何讓物聯(lián)網(wǎng)設備實現(xiàn)“功能按需疊加”？
物聯(lián)網(wǎng)設備的演進正面臨雙重挑戰(zhàn)：一方面，智能家居、工業(yè)互聯(lián)網(wǎng)、智慧城市等場景對設備功能的需求日益多樣化，從簡單的溫濕度監(jiān)測到復雜的AI視覺識別，功能跨度超過三個數(shù)量級;另一方面，單芯片集成方案在成本、功耗、開發(fā)周期上逐漸顯露出局限性，一顆支持多模通信、邊緣計算、安全加密的全功能芯片，其流片成本可能突破千萬美元。Chiplet(芯粒)技術通過模塊化設計理念，將單一芯片拆解為多個功能獨立的芯粒，再通過先進封裝技術實現(xiàn)靈活組合，為物聯(lián)網(wǎng)設備的功能定制化提供了革命性解決方案。
-
Chiplet重構物聯(lián)網(wǎng)終端：如何用“樂高式”芯片組破解低功耗與算力矛盾？
當智能家居設備在清晨自動調(diào)節(jié)室溫，當工業(yè)傳感器在千米礦井下實時傳輸數(shù)據(jù)，當可穿戴設備在運動中精準監(jiān)測心率——物聯(lián)網(wǎng)的浪潮正以“潤物細無聲”的方式滲透至人類生活的每個角落。然而，這場變革背后，一場關于芯片的“無聲戰(zhàn)爭”早已打響：終端設備既需要強大的算力支撐AI推理、邊緣計算，又必須將功耗壓縮至毫瓦級以延長電池壽命;既需集成多種傳感器、通信模塊，又需控制成本以實現(xiàn)規(guī)?；渴稹Ｔ谶@場“既要、又要、還要”的極限挑戰(zhàn)中，Chiplet(芯粒)技術如同一把“魔法鑰匙”，正以“樂高式”的模塊化設計，為物聯(lián)網(wǎng)終端開辟出一條兼顧低功耗與高算力的新路徑。
-
開源指令集+Chiplet：RISC-V如何重塑AIoT芯片競爭格局？
傳統(tǒng)芯片架構在功耗、成本與定制化需求面前逐漸力不從心，一場由開源指令集RISC-V與Chiplet技術驅(qū)動的芯片革命，正在重構AIoT產(chǎn)業(yè)的底層邏輯。這場變革不僅打破了x86與ARM的長期壟斷，更通過“開源生態(tài)+模塊化設計”的組合拳，為中國芯片產(chǎn)業(yè)開辟出一條從“跟跑”到“領跑”的突圍路徑。
-
后摩爾定律的“芯”出路：Chiplet能否成為中國芯片破局的關鍵？
當全球半導體產(chǎn)業(yè)在摩爾定律的物理極限前集體駐足，中國芯片產(chǎn)業(yè)正以Chiplet技術為支點，撬動一場從“追趕”到“超越”的產(chǎn)業(yè)革命。在先進制程受制于EUV封鎖的背景下，Chiplet(芯粒)通過模塊化設計與先進封裝的創(chuàng)新組合，不僅為延續(xù)摩爾定律提供了中國方案，更在高端芯片領域撕開一道突破口。
-
大模型訓練的“算力密碼”，Chiplet如何通過異構集成實現(xiàn)GPU級性能與FPGA級靈活性？
在人工智能狂飆突進的2025年，萬億參數(shù)大模型訓練對算力的渴求已突破物理極限。英偉達H100集群的功耗堪比小型數(shù)據(jù)中心，而單卡成本更讓中小企業(yè)望而卻步。當行業(yè)陷入“算力焦慮”時，Chiplet異構集成技術正以顛覆性姿態(tài)重構算力范式——通過將GPU的暴力計算與FPGA的靈活重構熔鑄于方寸之間，為AI訓練開辟出一條兼顧性能、成本與生態(tài)的新航道。
-
車規(guī)級Chiplet生態(tài)裂變：異構集成如何破解“芯片荒”與成本困局？
汽車智能化車規(guī)級芯片正面臨前所未有的挑戰(zhàn)。一方面，自動駕駛等級提升帶來的算力需求呈指數(shù)級增長，L4級自動駕駛所需算力已突破500TOPS;另一方面，先進制程芯片開發(fā)成本飆升，5nm工藝研發(fā)費用超5億美元，單顆芯片面積超過600mm2時良率驟降至50%以下。在這場“算力饑荒”與成本困局的雙重夾擊下，Chiplet(芯粒)技術憑借異構集成的創(chuàng)新范式，正在重塑汽車芯片產(chǎn)業(yè)生態(tài)。
-
從英偉達押注 Synopsys 到臺積電 3DIC 聯(lián)盟： 國產(chǎn)半導體如何迎接 AI+先進封裝 Chiplet 時代？
近日，英偉達宣布入股新思科技，并開啟多年深度合作，引發(fā)行業(yè)廣泛關注。作為一家以算力和應用見長的芯片公司，為什么要親自“下場”綁定一家 EDA 工具商？與之相呼應的是，臺積電早已與楷登電子在先進制程與 3D 封裝上形成緊密合作，把工藝規(guī)則直接嵌入設計工具之中。
-
AI 與 EDA 開啟共生共榮，芯和半導體以“物理AI”重構系統(tǒng)級設計
隨著后摩爾時代的到來，通過先進封裝和Chiplet技術延續(xù)摩爾定律已成為行業(yè)共識。但這也帶來了一個棘手的副作用：設計維度從二維平面拓展至三維空間，信號完整性與電源完整性的挑戰(zhàn)呈指數(shù)級激增。傳統(tǒng)的人工迭代模式面對這種海量數(shù)據(jù)已顯得力不從心。 在這場向高維設計突圍的戰(zhàn)役中，芯和半導體（Xpeedic）展現(xiàn)出了獨特的“AI直覺”。 依托其在Chiplet先進封裝領域的龍頭地位，芯和半導體并沒有停留在傳統(tǒng)算力的堆砌上，而是利用AI技術重構了系統(tǒng)級分析的底層邏輯，讓復雜的異構集成設計變得可預測、可優(yōu)化。
-
Chiplet互連的信號完整性優(yōu)化：UCIe接口的S參數(shù)提取與眼圖分析
隨著Chiplet技術成為異構集成的主流方案，UCIe（Universal Chiplet Interconnect Express）接口的信號完整性成為制約系統(tǒng)性能的關鍵瓶頸。本文提出一種基于多物理場仿真的信號完整性優(yōu)化方法，通過全波電磁仿真提取UCIe接口的S參數(shù)，結合時域眼圖分析評估通道性能。實驗表明，該方法使UCIe通道的插入損耗降低22%，眼圖張開度提升35%，誤碼率（BER）優(yōu)于10^-15，為3nm及以下制程Chiplet設計提供可靠保障。
-
Chiplet互連接口的底層協(xié)議，從UCIe標準到3D堆疊的信號完整性挑戰(zhàn)
Chiplet技術通過模塊化設計將復雜芯片拆分為多個獨立小芯片，利用先進封裝技術實現(xiàn)高密度互連，成為突破傳統(tǒng)單片集成性能瓶頸的關鍵路徑。其核心挑戰(zhàn)在于構建標準化、低延遲、高帶寬的互連接口協(xié)議，并解決3D堆疊封裝帶來的信號完整性難題。UCIe作為行業(yè)主導的開放標準，與3D堆疊封裝技術共同推動Chiplet生態(tài)發(fā)展，但也面臨多維度技術挑戰(zhàn)。
-
人工智能時代的芯片新思維：Arm構筑AI新根基
AI時代，芯片設計就像一場高難度的平衡游戲：性能要強、能耗要低、安全要牢、開發(fā)要快。就像Kevork所說的，“計算的未來，尤其是AI的未來，取決于我們能否持續(xù)突破芯片技術的極限?！彪S著新工藝節(jié)點需要更緊密的合作，芯片設計與制造之間的傳統(tǒng)界限正在逐漸消失。新的時代需要具備創(chuàng)造力、系統(tǒng)級思維，以及對能效的不懈追求。
-
Chiplet間高速鏈路信號完整性仿真：光電混合建模與S參數(shù)提取技術
隨著芯片設計復雜度的提升，Chiplet（芯粒）技術憑借其高良率、低成本和異構集成優(yōu)勢成為行業(yè)焦點。然而，Chiplet間通過高密度互連（如硅中介層或再分布層RDL）實現(xiàn)的高速鏈路，面臨信號完整性的嚴峻挑戰(zhàn)。特別是在數(shù)據(jù)速率達到56Gbps甚至更高的場景下，串擾、反射和損耗等問題尤為突出。本文將探討光電混合建模與S參數(shù)提取技術在Chiplet間高速鏈路信號完整性仿真中的應用。
-
芯粒技術厲害在哪？使用芯粒技術需要考慮什么？
為增進大家對芯粒技術的認識，本文將對芯粒技術的厲害之處以及使用芯粒技術需要考慮的兩點因素予以介紹。
-
芯粒技術講解：使用芯粒技術需要面對哪些挑戰(zhàn)？
為增進大家對芯粒技術的認識，本文將對使用芯粒技術時需要面對的挑戰(zhàn)予以介紹。
-
chiplet有哪些技術優(yōu)勢？chiplet仿真面臨著哪些挑戰(zhàn)？
為增進大家對chiplet的認識，本文將對chiplet、chiplet具備的技術優(yōu)勢以及chiplet仿真面臨的挑戰(zhàn)予以介紹。
-
何為chiplet？chiplet和CPO有什么區(qū)別？
為增進大家對chiplet的認識，本文將對chiplet以及chiplet和CPO的區(qū)別予以介紹。
-
chiplet技術有什么優(yōu)點？chiplet和CoWoS之間有什么關系？
為增進大家對chiplet的認識，本文將對chiplet技術的優(yōu)點以及chiplet和CoWoS的關系予以介紹。
-
從1965年沉睡到現(xiàn)在的狂熱復興，Chiplet在AI中迎來自己的黃金時代
自1965年首次提出以來，Chiplet技術一直沒有引起廣泛關注，直到最近幾年隨著技術發(fā)展和市場需求的變化，才迎來復興的機遇。傳統(tǒng)的單芯片設計在摩爾定律逐漸接近物理極限后，面臨著日益嚴峻的挑戰(zhàn)。特別是在人工智能等高性能計算應用中，單芯片設計已無法滿足日益增長的計算需求，同時成本和功耗問題也日益嚴重。在這種背景下，Chiplet技術通過模塊化設計的方式，突破了單片集成的瓶頸，提供了更具成本效益的解決方案。借助封裝技術的突破和異構計算需求的增長，Chiplet在AI領域的廣泛應用，標志著其進入了真正的“黃金時代”。
-
全球首發(fā)Chiplet 國產(chǎn)自駕芯片來了！北極雄芯啟明935A成功點亮
12月25日消息，國產(chǎn)芯片企業(yè)北極雄芯宣布，“啟明935A”系列芯片已經(jīng)成功點亮，并完成各項功能性測試，達到車規(guī)級量產(chǎn)標準。
-
實現(xiàn)芯粒間高速互連互通，助力中國Chiplet產(chǎn)業(yè)發(fā)展
Chiplet技術不僅為國內(nèi)半導體企業(yè)提供了突破傳統(tǒng)單片設計的機會，也在芯片產(chǎn)業(yè)自主可控的過程中扮演了重要角色。互連IP，作為Chiplet架構的核心組件之一，正是實現(xiàn)不同模塊之間高效通信的關鍵，為系統(tǒng)集成和功能擴展提供了強大支持。在這一過程中，奎芯科技作為國內(nèi)半導體互連IP領域的先鋒企業(yè)，積極推動Chiplet技術的發(fā)展和應用。
