
采用FPGA協(xié)處理的無線子系統(tǒng)
摘 要 系統(tǒng)可重構(gòu)技術(shù)是滿足電子系統(tǒng)實時性和靈活性要求的先進(jìn)技術(shù)。通過對FPGA結(jié)構(gòu)和重構(gòu)方式的分析,說明可重配置FPGA器件是可重構(gòu)系統(tǒng)的良好載體,并提出準(zhǔn)動態(tài)重構(gòu)的概念。根據(jù)現(xiàn)有應(yīng)用,提出了基于FPGA的可重構(gòu)
基于FPGA的可重構(gòu)系統(tǒng)及其結(jié)構(gòu)分析
1 可重構(gòu)測控系統(tǒng)的提出 測控系統(tǒng)一般是指基于計算機實現(xiàn)數(shù)據(jù)采集和控制的系統(tǒng)。測控系統(tǒng)在工業(yè)現(xiàn)場控制、家庭數(shù)字化管理、通信和網(wǎng)絡(luò)等方面應(yīng)用廣泛,并不斷向低成本、高速、高性能、智能化、開放化方向邁進(jìn)。但現(xiàn)
0 引 言 由于數(shù)字邏輯系統(tǒng)功能復(fù)雜化的需求,單片系統(tǒng)的芯片正朝著超大規(guī)模、高密度的方向發(fā)展。對于一個大規(guī)模的數(shù)字系統(tǒng)而言,系統(tǒng)規(guī)模是基于各種邏輯功能模塊的組合。但是,無論是時序邏輯系統(tǒng),還是組合
網(wǎng)絡(luò)處理是指對在通信和網(wǎng)絡(luò)設(shè)備中傳送的數(shù)據(jù)包進(jìn)行的處理,網(wǎng)絡(luò)處理不僅出現(xiàn)在網(wǎng)絡(luò)核心,還出現(xiàn)在MAN/LAN(圖1)中。 網(wǎng)絡(luò)處理可通過幾類半導(dǎo)體器件實現(xiàn),因而網(wǎng)絡(luò)OEM能根據(jù)特定需求選擇適當(dāng)?shù)钠骷M合。那么
十年來,車載網(wǎng)絡(luò)架構(gòu)已變得更為復(fù)雜。雖然車載網(wǎng)絡(luò)協(xié)議的數(shù)量有所減少,但實際在用的網(wǎng)絡(luò)數(shù)量卻大大增加了。這就提出了網(wǎng)絡(luò)架構(gòu)的可縮放性問題,并且要求為滿足各種應(yīng)用和網(wǎng)絡(luò)的實際需要而優(yōu)化半導(dǎo)體器件。
本文為實現(xiàn)高速數(shù)據(jù)的實時遠(yuǎn)程傳輸處理,提出了采用FPGA直接控制DM9000A進(jìn)行以太網(wǎng)數(shù)據(jù)收發(fā)的設(shè)計思路,實現(xiàn)了一種低成本、低功耗和高速率的網(wǎng)絡(luò)傳輸功能,最高傳輸速率可達(dá)100Mbps。 DM9000A簡介
介紹了一種基于FPGA的汽車油改氣電控系統(tǒng)的研究與設(shè)計,采用自頂向下模塊化設(shè)計, 依據(jù)功能將FPGA劃分成幾個模塊,詳細(xì)論述了各模塊的設(shè)計方法和控制流程,給出核心模塊的狀態(tài)流程圖及時序仿真波形。經(jīng)在MATLAB和Quartus II環(huán)境下仿真和實際電路驗證,系統(tǒng)可以達(dá)到預(yù)期效果。
FPGA在短波發(fā)射機自動調(diào)諧系統(tǒng)中的應(yīng)用
采用FPGA和以太網(wǎng)技術(shù)的X射線安檢設(shè)備控制器設(shè)計
在現(xiàn)代電子系統(tǒng)設(shè)計中,由于可編程邏輯器件的卓越性能、靈活方便的可升級特性,而得到了廣泛的應(yīng)用。由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝,要求每次上電,對FPGA器件進(jìn)行重配置,這就使得可以通過監(jiān)視配置
現(xiàn)代科技對系統(tǒng)的可靠性提出了更高的要求,而FPGA技術(shù)在電子系統(tǒng)中應(yīng)用已經(jīng)非常廣泛,因此FPGA易測試性就變得很重要。要獲得的FPGA內(nèi)部信號十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲,這一切使得設(shè)計調(diào)試和檢驗變
FPGA易測試性分析
基于Freeze技術(shù)的低功耗設(shè)計
本文基于DSP Builder的VGA接口設(shè)計方法,對VGA接口時序和系統(tǒng)設(shè)計需求進(jìn)行了介紹,并在硬件平臺下實現(xiàn)一維與二維信號的顯示。 VGA接口標(biāo)準(zhǔn) VGA顯像原理 顯示器通過光柵掃描的方式,電子束在顯示屏幕上
基于FPGA及DSP Builder的VGA接口設(shè)計
基于FPGA及DSP Builder的VGA接口設(shè)計
摘要:從實際工程應(yīng)用出發(fā),研究了在基于FPGA上快速傅里葉變換實現(xiàn)線性卷積的方法,并搭建了一個基于Altera的EP2S60硬件處理平臺,利用Altera提供的FFT IP核,在100 MHz系統(tǒng)時鐘下,數(shù)據(jù)吞吐率可達(dá)100 Ms/s, 關(guān)鍵
摘要:CCSDS圖像數(shù)據(jù)壓縮標(biāo)準(zhǔn)中采用9/7整形離散小波變換為核心算法,該算法結(jié)構(gòu)簡單,易于硬件設(shè)計實現(xiàn)。文中基于FPGA設(shè)計實現(xiàn)了9/7整數(shù)離散小波變換系統(tǒng),設(shè)計中使用內(nèi)部RAM存儲方式,減小了對存儲器的需求量,同