FPGA
-
基于DSP與FPGA的全姿態(tài)指引儀的設計
本文設計了基于DSP與FPGA的系統(tǒng)結構，采用了軟硬件填充的圖形處理方法，先由DSP軟件完成圖形輪廓生成，然后FPGA硬件圖形處理器根據(jù)圖形輪廓完成耗時的圖形填充，使系統(tǒng)在實時性方面取得了很好的效果并使得系統(tǒng)運算
-
基于DSP與FPGA的全姿態(tài)指引儀的設計
基于DSP與FPGA的全姿態(tài)指引儀的設計
-
基于FPGA的RGB到YCrCb顏色空間轉換
RGB基于三基色原理，顏色實現(xiàn)簡單，在計算機、電視機顯示系統(tǒng)中應用廣泛，YCrCb將顏色的亮度信號與色度信號分離，易于實現(xiàn)壓縮，方便傳輸和處理。在視頻壓縮、傳輸?shù)葢弥薪?jīng)常需要實現(xiàn)RGB與YCbCr顏色空間的相互變換。這里推導出一種適合在FPGA上實現(xiàn)從RGB到YCbCr。顏色空間變換的新算法，采用單片F(xiàn)PGA完成電路設計，利用FPGA內嵌DSP核實現(xiàn)乘法運算，提高了轉換算法的運行速度。
-
基于FPGA平臺的抗DPA攻擊電路級防護技術研究
隨著現(xiàn)場可編程門陣列(FPGA)，芯片在安全領域上的廣泛應用，有關FPGA密碼芯片的抗(DPA)研究也越來越受關注，但目前的研究成果大多針對智能卡的安全防護。在研究各種電路級安全防護技術的基礎上，采用硬件宏的方法將雙軌和預充電技術應用于FPGA芯片的數(shù)據(jù)加密標準算法(DES)硬件結構，通過DPA攻擊實驗后發(fā)現(xiàn)，未加防護措施的DES加密系統(tǒng)難以抵御DPA攻擊，而加防護措施的加密系統(tǒng)具有抗DPA攻擊的能力。
-
中國的"技術圈"
技術在社會公眾的眼里，往往很神秘。但是在中國特定的人群中，技術也可以成為輕松的聊天話題。 舉個例子，在葡萄的許多文章中，談到技術，經(jīng)常就可以發(fā)現(xiàn)這種神秘感。例如主席居住的象計算機陣列的房子。
-
Quartus® II開發(fā)軟件10.0版（Altera）
Altera公司今天宣布推出可編程邏輯業(yè)界的頂級軟件Quartus® II開發(fā)軟件10.0版，為其CPLD、FPGA以及HardCopy® ASIC設計提供最高的性能和生產效率。Quartus II軟件10.0版可以為高密度設計提供比主要競爭對手快2
-
基于FPGA控制的溫度檢測無線發(fā)射接收系統(tǒng)
摘要：本文介紹基于FPGA控制的溫度檢測無線發(fā)射接收系統(tǒng)。本系統(tǒng)采甩EPlKl000C208-3作為控制核心，系統(tǒng)比較溫度是否超出人體最佳溫度范圍，如果過高則發(fā)出降溫信號，如果過低則發(fā)出升溫信號；得出需要加溫還是降溫的
-
基于FPGA的任意波形發(fā)生器設計與實現(xiàn)
摘要：本文提出了一種基于可編程邏輯器件(FPGA)芯片EP2C20F484的任意波形發(fā)生器的設計方法。完成了在FPGA的控制下，USB接口控制模塊、SRAM控制模塊、DA轉換模塊等協(xié)同工作的硬件設計、固件設計以及軟件設計，并給出了
-
FPGA的功耗概念與低功耗設計研究
隨著半導體工藝的飛速發(fā)展和芯片工作頻率的提高，芯片的功耗迅速增加，而功耗增加又導致芯片發(fā)熱量的增大和可靠性的下降。因此，功耗已經(jīng)成為深亞微米集成電路設計中的一個重要考慮因素。本文圍繞FPGA功率損耗的組成和產生原理，從靜態(tài)功耗、動態(tài)功耗兩大方面出發(fā)，分析了影響FPGA功率耗散的各種因素，并通過Actel產品中一款低功耗的FPGA進一步進行說明。最后提出了在FPGA低功耗設計中的一些問題。
-
controller_4G08的方案設計 實現(xiàn)了FPGA對Flash的控制
本文設計了一個Flash控制器controller_4G08，它建立了自己的指令集，可以方便地實現(xiàn)FPGA對Flash的控制和讀寫操作。FPGA主狀態(tài)機可以在系統(tǒng)時鐘頻率下對controller_4G08發(fā)送指令，然后等待controller_4G08返回的中斷
-
基于FPGA的嵌入式以太網(wǎng)與Matlab通信系統(tǒng)的設計
基于FPGA的嵌入式以太網(wǎng)與Matlab通信系統(tǒng)的設計
-
基于FPGA的嵌入式以太網(wǎng)與Matlab通信系統(tǒng)的設計
基于FPGA的嵌入式以太網(wǎng)與Matlab通信系統(tǒng)的設計
-
Quartus® II開發(fā)軟件10.0版（Altera）
Altera公司今天宣布推出可編程邏輯業(yè)界的頂級軟件Quartus® II開發(fā)軟件10.0版，為其CPLD、FPGA以及HardCopy® ASIC設計提供最高的性能和生產效率。Quartus II軟件10.0版可以為高密度設計提供比主要競爭對手快2
-
Quartus® II開發(fā)軟件10.0版（Altera）
Quartus® II開發(fā)軟件10.0版（Altera）
-
FPGA低功耗設計須權衡多項指標
FPGA的功耗高度依賴于用戶的設計，沒有哪種單一的方法能夠實現(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的設計就是一種協(xié)調和平衡藝術，在進行低功耗器件的設計時，人們必須仔細權衡性能、易用性、成本、密
-
基于Xilinx FPGA的千兆以太網(wǎng)及E1信號的光纖傳輸
本文設計的基于Xilinx FPGA的千兆位以太網(wǎng)及E1信號的光纖傳輸系統(tǒng)采用Xilinx XC5VLX30T芯片，通過以太網(wǎng)測試儀和數(shù)據(jù)誤碼儀對本系統(tǒng)分別進行性能測試，測試結果滿足設計要求，系統(tǒng)工作穩(wěn)定。從而實現(xiàn)了千兆位以太網(wǎng)信號和E1信號的接入功能，為用戶搭建了一個大容量、多業(yè)務的傳輸平臺。
-
基于FPGA的Viterbi譯碼器設計
摘要：卷積碼及其Viterbi譯碼是現(xiàn)代通信系統(tǒng)中常用的一種信道編碼方法。文中介紹了Viterbi譯碼算法的原理，分析了Viterbi譯碼器的結構，然后用Verilog語言設計了一種基于Altera公司的EP3C120F780C8芯片的(2，l，7)Vi
-
基于FPGA的LDPC編碼設計
針對低密度奇偶校驗碼(簡稱LDPC碼)的直接編碼運算量較大、復雜度高，根據(jù)RicIlarclson和Urbanke(RU)建議的編碼方案，介紹一種適于在FPGA上實現(xiàn)，利用有效校驗矩陣來降低編碼復雜度的LDPC編碼方案，給出了編碼器設計實現(xiàn)的原理和編碼器的結構和基本組成。在QuartusⅡ7．2軟件平臺上采用基于FPGA的VHDL語言實現(xiàn)了有效的編碼過程。結果表明：此方案在保證高效可靠傳輸?shù)耐瑫r降低了實現(xiàn)的復雜度。這種編碼方案可靈活應用于不同的校驗矩陣H，碼長和碼率的系統(tǒng)中。
-
適用于SmartFusion智能混合信號FPGA的功率管理解決方案（Actel）
愛特公司(Actel Corporation)發(fā)布適用于其新近推出的SmartFusion™智能混合信號 FPGA的功率管理解決方案。Actel混合信號功率管理工具(Mixed Signal Power Manager, MPM)解決方案包括帶有圖形配置器以輸入功率管
-
基于FPGA的DDR內存條的控制
摘要：隨著數(shù)據(jù)存儲量的日益加大以及存儲速度的加快，大容量的高速存儲變得越來越重要。內存條既能滿足大容量的存儲又能滿足讀寫速度快的要求，這樣使得對內存條控制的應用越來越廣泛。首先介紹了內存條的工作原
