
愛特公司(Actel Corporation)宣布,其低功耗ProASIC®3 和 ProASICPLUS FPGA系列已被波音全新787 夢幻型 (Dreamliner) 商用客機的飛行關(guān)鍵性應(yīng)用所選用。這款商用飛機于2009年12月15日成功地完成了首次試飛,而客
賽靈思公司(Xilinx, Inc. )與聯(lián)華電子(UMC)共同宣布,采用聯(lián)華電子高性能40nm工藝的Virtex-6 FPGA,已經(jīng)完全通過生產(chǎn)前的驗證。這是雙方工程團隊為進一步提升良率、增強可靠性并縮短生產(chǎn)周期而努力合作的成果。Vi
賽靈思公司(Xilinx)與聯(lián)華電子( UMC )共同宣布,采用聯(lián)華電子高性能40nm工藝的Virtex-6 FPGA,已經(jīng)完全通過生產(chǎn)前的驗證。這是雙方工程團隊為進一步提升良率、增強可靠性并縮短生產(chǎn)周期而努力合作的成果。Virtex-6
Author(s): Dr. Dennis Hong - Virginia Polytechnic Institute and State University Greg Jannaman - Virginia Polytechnic Institute and State University Kimberly Wenger - Virginia Polytechnic Institu
引言 傳統(tǒng)的邏輯分析儀體積龐大、價格昂貴、通道數(shù)目有限,并且在數(shù)據(jù)采集、傳輸、存儲、顯示等方面存在諸多限制,在很大程度上影響了其在實際中的應(yīng)用。選用高性能的FPGA芯片進行數(shù)據(jù)處理,充分利用PC的強大處理
摘要: 本文主要介紹了基于CPCI 總線設(shè)計的實時信號處理業(yè)務(wù)所需的一種專用設(shè)備平臺。平臺基本方案的主要部分是采用DSP+FPGA混用設(shè)計的業(yè)務(wù)板、電氣接口以及物理形狀因數(shù)。架構(gòu)設(shè)計選擇開放式的Compact PCI總線作為基
摘要:目前高速公路上由于車道偏離而導致的交通事故造成了巨大的損失,從而使得車道偏離預(yù)警系統(tǒng)的研究成為了社會的一大熱點。本文基于DSP 計算和FPGA 計算,構(gòu)造出一套基于視覺的車道偏離預(yù)警系統(tǒng)。本文給出了系
一位美國華爾街分析師預(yù)言,為了擴展在嵌入式市場的能見度,英特爾(Intel)可能會在2010年尋求并購一家FPGA供貨商,例如Xilinx或Altera。 在一篇題為“2010年半導體產(chǎn)業(yè)十大預(yù)言”的新報告中,JP Morgan Securities分
英特爾(Intel)希望將業(yè)務(wù)范圍從微處理器進一步擴展至數(shù)字和因特網(wǎng)連接市場,但與預(yù)期不同的是,在接下來的好幾個季度里,該公司向新的IC領(lǐng)域的轉(zhuǎn)變將不會涉及較大和分裂性的收購。 最近有分析師推測:英特爾可能收購
觀點:英特爾未必會收購Altera或Xilinx,半導體行業(yè)內(nèi)的重大LBO(杠桿收購)/合并的可能性也不大。英特爾(Intel)希望將業(yè)務(wù)范圍從微處理器進一步擴展至數(shù)字和因特網(wǎng)連接市場,但與預(yù)期不同的是,在接下來的好幾個季度
賽靈思公司(Xilinx)與聯(lián)華電子( UMC )共同宣布,采用聯(lián)華電子高性能40nm工藝的Virtex-6 FPGA,已經(jīng)完全通過生產(chǎn)前的驗證。這是雙方工程團隊為進一步提升良率、增強可靠性并縮短生產(chǎn)周期而努力合作的成果。Virtex-6
摘要: 本文主要介紹了基于CPCI 總線設(shè)計的實時信號處理業(yè)務(wù)所需的一種專用設(shè)備平臺。平臺基本方案的主要部分是采用DSP+FPGA混用設(shè)計的業(yè)務(wù)板、電氣接口以及物理形狀因數(shù)。架構(gòu)設(shè)計選擇開放式的Compact PCI總線作為基
Altium 繼續(xù)為電子產(chǎn)品設(shè)計人員擴大器件選項。目前,最新版 Altium Designer 可提供 Xilinx Spartan-6 器件系列的全面支持。 電子設(shè)計人員可針對首選的FPGA(目前,Altium Designer 可支持 60 多款 FPGA產(chǎn)品),或各
摘要:目前高速公路上由于車道偏離而導致的交通事故造成了巨大的損失,從而使得車道偏離預(yù)警系統(tǒng)的研究成為了社會的一大熱點。本文基于DSP 計算和FPGA 計算,構(gòu)造出一套基于視覺的車道偏離預(yù)警系統(tǒng)。本文給出了系
3D電視無疑是2010年國際消費性電子展(CES)中引發(fā)最多討論的話題之一。但在市場尚未起飛之前,由于晶片供應(yīng)商必須審慎評估市場風險,因此不管是標準產(chǎn)品或客制化解決方案的選擇均相當有限,從而讓現(xiàn)場可編程閘陣列(FP
RF Engines公司的ChannelCore64使設(shè)計者能夠用一個可對FPGA編程的IP核來替代多達16個DDC(直接下變頻器)ASIC,可顯著減少PCB面積,降低功耗而且增加靈活性。和原來的方法相比,新方法是降低成本的典型代表,隨著通
Altium 繼續(xù)為電子產(chǎn)品設(shè)計人員擴大器件選項。目前,最新版 Altium Designer 可提供 Xilinx Spartan®-6 器件系列的全面支持。電子設(shè)計人員可針對首選 的FPGA(目前,Altium Designer 可支持 60 多款 FPGA產(chǎn)品),
介紹使用現(xiàn)代EDA手段設(shè)計核物理實驗常用儀器——定標器的原理和實現(xiàn)方法。新的定標器利用FPGA技術(shù)對系統(tǒng)中大量電路進行集成,結(jié)合AT89C51單片機進行控制和處理,并增加數(shù)據(jù)存儲功能和RS232接口,實現(xiàn)與PC機通
1 引 言 直接數(shù)字頻率合成技術(shù)(Direct DigitalFrequencySynthesis,即DDFS,一般簡稱DDS)是從相位概念出發(fā)直接合成所需波形的一種新的頻率合成技術(shù)。近年來,技術(shù)和器件水平不斷發(fā)展,這使DDS合成技術(shù)也得到
引言 在高速源同步應(yīng)用中,時鐘數(shù)據(jù)恢復(fù)是基本的方法。最普遍的時鐘恢復(fù)方法是利用數(shù)字時鐘模塊(DCM、)產(chǎn)生的多相位時鐘對輸入的數(shù)據(jù)進行過采樣。但是由于DCM的固有抖動,在頻率很高時,利用DCM作為一種數(shù)據(jù)恢復(fù)的