FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

基于DSP+FPGA的實(shí)時(shí)視頻采集系統(tǒng)設(shè)計(jì)

0 引言圖像是自然生物或人造物理的觀測(cè)系統(tǒng)對(duì)世界的記錄，是以物理為載體，以介質(zhì)來(lái)記錄信息的一種形式。圖像信息是人類認(rèn)識(shí)世界的重要知識(shí)來(lái)源。據(jù)學(xué)者統(tǒng)計(jì)，人類所得的信息有80％以上是來(lái)自眼睛攝取的圖像

數(shù)字電源
2009-12-08

DSP FPGA 系統(tǒng)設(shè)計(jì) 視頻采集系統(tǒng)
基于DSP+FPGA的實(shí)時(shí)視頻采集系統(tǒng)設(shè)計(jì)

基于DSP+FPGA的實(shí)時(shí)視頻采集系統(tǒng)設(shè)計(jì)

嵌入式教程
2009-12-08

DSP FPGA 系統(tǒng)設(shè)計(jì) 視頻采集系統(tǒng)
基于FPGA的高速數(shù)字相關(guān)器設(shè)計(jì)

　摘要：在數(shù)字通信的數(shù)據(jù)傳輸過(guò)程中，需要保持?jǐn)?shù)據(jù)在傳輸過(guò)程中的同步，因此要在數(shù)據(jù)傳輸過(guò)程中插入幀同步字進(jìn)行檢測(cè)，從而有效避免發(fā)送數(shù)據(jù)和接收數(shù)據(jù)在傳輸過(guò)程中出現(xiàn)的異步問(wèn)題。文中提出了一種采用流水線技術(shù)、

電子設(shè)計(jì)自動(dòng)化
2009-12-08

幀同步高速數(shù)字數(shù)字相關(guān)器 FPGA
基于ADC和FPGA脈沖信號(hào)測(cè)量設(shè)計(jì)

　0引言　　測(cè)頻和測(cè)脈寬現(xiàn)在有多種方法。通?；贛CU的信號(hào)參數(shù)測(cè)量，由于其MCU工作頻率很低，所以能夠達(dá)到的精度也比較低，而基于AD10200和FPGA的時(shí)域測(cè)量精度往往可達(dá)10 ns，頻率測(cè)量精度在100 kHz以內(nèi)。適應(yīng)信號(hào)

測(cè)試測(cè)量
2009-12-08

脈沖信號(hào) 信號(hào)測(cè)量 ADC FPGA
Stratix IV E FPGA 開發(fā)套件(Altera)

Altera宣布推出其面向 Stratix IV FPGA 的最新開發(fā)套件。Stratix IV E FPGA 開發(fā)套件具有業(yè)界最高密度、最高性能的 FPGA。該套件為用戶提供了全面的設(shè)計(jì)環(huán)境，其中包括迅速開始其高密度原型產(chǎn)品設(shè)計(jì)所需的硬件和軟件

電子設(shè)計(jì)自動(dòng)化
2009-12-08

Altera 開發(fā)套件 STRATIX FPGA
基于FPGA的電動(dòng)機(jī)微機(jī)保護(hù)實(shí)現(xiàn)方法

基于FPGA的電動(dòng)機(jī)微機(jī)保護(hù)實(shí)現(xiàn)方法

嵌入式軟件
2009-12-07

微機(jī) 電動(dòng)機(jī) BSP FPGA
基于對(duì)EPCS在線編程的FPGA可重構(gòu)方法

0 引言可重構(gòu)體系結(jié)構(gòu)已經(jīng)成為FPGA系統(tǒng)開發(fā)的研究熱點(diǎn)，并已有許多令人矚目的研究成果及產(chǎn)品應(yīng)用。FPGA可重構(gòu)的應(yīng)用為用戶提供了方便的系統(tǒng)升級(jí)模式，同時(shí)也實(shí)現(xiàn)了基于相同硬件系統(tǒng)的不同工作模式功能。在當(dāng)

電子設(shè)計(jì)自動(dòng)化
2009-12-07

在線編程 EPC BSP FPGA
基于FPGA的磁浮軸承控制系統(tǒng)研究

0 引言磁浮軸承(Magnetic Bearing)是以磁性力完全非接觸式支持旋轉(zhuǎn)體的軸承，其廣義上的定義是可支持直線運(yùn)動(dòng)物體的軸承及局部有機(jī)械性接觸的軸承。其作用原理是借磁場(chǎng)感應(yīng)產(chǎn)生的磁浮力來(lái)抵抗重力場(chǎng)及轉(zhuǎn)軸運(yùn)

工業(yè)控制
2009-12-07

控制系統(tǒng) 系統(tǒng)研究軸承 FPGA
采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

引言在全球競(jìng)爭(zhēng)和經(jīng)濟(jì)因素環(huán)境下，當(dāng)今高技術(shù)產(chǎn)品利潤(rùn)和銷售在不斷下滑，工程設(shè)計(jì)團(tuán)隊(duì)在向市場(chǎng)推出低成本產(chǎn)品方面承受了很大的壓力。新產(chǎn)品研發(fā)面臨兩種不同的系統(tǒng)挑戰(zhàn)：利用最新的技術(shù)和功能開發(fā)全新的產(chǎn)品，或者采

電子設(shè)計(jì)自動(dòng)化
2009-12-07

Altera PCIE CYCLONE FPGA
充分發(fā)揮FPGA浮點(diǎn)IP內(nèi)核的優(yōu)勢(shì)

最近出現(xiàn)的 FPGA設(shè)計(jì)工具和 IP有效減少了計(jì)算占用的資源，大大簡(jiǎn)化了浮點(diǎn)數(shù)據(jù)通路的實(shí)現(xiàn)。而且，與數(shù)字信號(hào)處理器不同， FPGA能夠支持浮點(diǎn)和定點(diǎn)混合工作的 DSP數(shù)據(jù)通路，實(shí)現(xiàn)的性能超過(guò)了 100 GFLOPS。在所有信

電子設(shè)計(jì)自動(dòng)化
2009-12-07

內(nèi)核矩陣 IP FPGA
基于FPGA和DDS的信號(hào)源設(shè)計(jì)

基于FPGA和DDS的信號(hào)源設(shè)計(jì)

嵌入式教程
2009-12-06

信號(hào)源 DDS BSP FPGA
基于ADC和FPGA脈沖信號(hào)測(cè)量設(shè)計(jì)

　0引言　　測(cè)頻和測(cè)脈寬現(xiàn)在有多種方法。通?；贛CU的信號(hào)參數(shù)測(cè)量，由于其MCU工作頻率很低，所以能夠達(dá)到的精度也比較低，而基于AD10200和FPGA的時(shí)域測(cè)量精度往往可達(dá)10 ns，頻率測(cè)量精度在100 kHz以內(nèi)。適應(yīng)信號(hào)

數(shù)字電源
2009-12-06

脈沖信號(hào) 信號(hào)測(cè)量 ADC FPGA
Stratix IV E FPGA 開發(fā)套件(Altera)

Stratix IV E FPGA 開發(fā)套件(Altera)

嵌入式軟件
2009-12-06

Altera 開發(fā)套件 STRATIX FPGA
基于對(duì)EPCS在線編程的FPGA可重構(gòu)方法

0 引言可重構(gòu)體系結(jié)構(gòu)已經(jīng)成為FPGA系統(tǒng)開發(fā)的研究熱點(diǎn)，并已有許多令人矚目的研究成果及產(chǎn)品應(yīng)用。FPGA可重構(gòu)的應(yīng)用為用戶提供了方便的系統(tǒng)升級(jí)模式，同時(shí)也實(shí)現(xiàn)了基于相同硬件系統(tǒng)的不同工作模式功能。在當(dāng)

數(shù)字電源
2009-12-05

在線編程 EPC BSP FPGA
基于FPGA的磁浮軸承控制系統(tǒng)研究

0 引言磁浮軸承(Magnetic Bearing)是以磁性力完全非接觸式支持旋轉(zhuǎn)體的軸承，其廣義上的定義是可支持直線運(yùn)動(dòng)物體的軸承及局部有機(jī)械性接觸的軸承。其作用原理是借磁場(chǎng)感應(yīng)產(chǎn)生的磁浮力來(lái)抵抗重力場(chǎng)及轉(zhuǎn)軸運(yùn)

數(shù)字電源
2009-12-05

控制系統(tǒng) 系統(tǒng)研究軸承 FPGA
采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

引言在全球競(jìng)爭(zhēng)和經(jīng)濟(jì)因素環(huán)境下，當(dāng)今高技術(shù)產(chǎn)品利潤(rùn)和銷售在不斷下滑，工程設(shè)計(jì)團(tuán)隊(duì)在向市場(chǎng)推出低成本產(chǎn)品方面承受了很大的壓力。新產(chǎn)品研發(fā)面臨兩種不同的系統(tǒng)挑戰(zhàn)：利用最新的技術(shù)和功能開發(fā)全新的產(chǎn)品，或者采

數(shù)字電源
2009-12-04

Altera PCIE CYCLONE FPGA
采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

嵌入式軟件
2009-12-04

Altera PCIE CYCLONE FPGA
充分發(fā)揮FPGA浮點(diǎn)IP內(nèi)核的優(yōu)勢(shì)

最近出現(xiàn)的 FPGA設(shè)計(jì)工具和 IP有效減少了計(jì)算占用的資源，大大簡(jiǎn)化了浮點(diǎn)數(shù)據(jù)通路的實(shí)現(xiàn)。而且，與數(shù)字信號(hào)處理器不同， FPGA能夠支持浮點(diǎn)和定點(diǎn)混合工作的 DSP數(shù)據(jù)通路，實(shí)現(xiàn)的性能超過(guò)了 100 GFLOPS。在所有信

數(shù)字電源
2009-12-04

內(nèi)核矩陣 IP FPGA
基于FPGA的2M誤碼測(cè)試儀設(shè)計(jì)

0 引言無(wú)論是何種通信新業(yè)務(wù)的推出和運(yùn)營(yíng)，都離不開強(qiáng)力有效且高可靠的傳輸系統(tǒng)。隨之而帶來(lái)的問(wèn)題就是如何對(duì)系統(tǒng)的傳輸質(zhì)量進(jìn)行測(cè)量和保證。誤碼測(cè)試儀是一種能夠測(cè)量和保證傳輸質(zhì)量的智能化儀器，該

電子設(shè)計(jì)自動(dòng)化
2009-12-04

幀同步誤碼測(cè)試儀 BSP FPGA
基于FPGA的PCI總線接口硬件調(diào)試策略

0 引言在FPGA的設(shè)計(jì)流程中，完成設(shè)計(jì)輸入以及成功綜合、布局布線，只能說(shuō)明設(shè)計(jì)符合一定的語(yǔ)法規(guī)范，而并不能保證其滿足設(shè)計(jì)人員對(duì)功能的要求，因而需要通過(guò)仿真對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證。仿真驗(yàn)證的目的是為了發(fā)現(xiàn)設(shè)

電子設(shè)計(jì)自動(dòng)化
2009-12-04

硬件調(diào)試 BSP PCI總線接口 FPGA

首頁(yè) 上一頁(yè) 296 297 298 299 300 301 302 303 304 305 下一頁(yè) 尾頁(yè)

FPGA

基于DSP+FPGA的實(shí)時(shí)視頻采集系統(tǒng)設(shè)計(jì)

基于DSP+FPGA的實(shí)時(shí)視頻采集系統(tǒng)設(shè)計(jì)

基于FPGA的高速數(shù)字相關(guān)器設(shè)計(jì)

基于ADC和FPGA脈沖信號(hào)測(cè)量設(shè)計(jì)

Stratix IV E FPGA 開發(fā)套件(Altera)

基于FPGA的電動(dòng)機(jī)微機(jī)保護(hù)實(shí)現(xiàn)方法

基于對(duì)EPCS在線編程的FPGA可重構(gòu)方法

基于FPGA的磁浮軸承控制系統(tǒng)研究

采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

充分發(fā)揮FPGA浮點(diǎn)IP內(nèi)核的優(yōu)勢(shì)

基于FPGA和DDS的信號(hào)源設(shè)計(jì)

基于ADC和FPGA脈沖信號(hào)測(cè)量設(shè)計(jì)

Stratix IV E FPGA 開發(fā)套件(Altera)

基于對(duì)EPCS在線編程的FPGA可重構(gòu)方法

基于FPGA的磁浮軸承控制系統(tǒng)研究

采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

充分發(fā)揮FPGA浮點(diǎn)IP內(nèi)核的優(yōu)勢(shì)

基于FPGA的2M誤碼測(cè)試儀設(shè)計(jì)

基于FPGA的PCI總線接口硬件調(diào)試策略

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻