FPGA

我要報錯

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

基于FPGA雷達成像方位脈沖壓縮系統(tǒng)的設(shè)計

合成孔徑雷達成像算法中較為成熟和應(yīng)用廣泛的算法主要有距離-多普勒(R-D)算法和線性調(diào)頻變標(biāo)(CS)算法。R-D算法復(fù)雜度相對較低，運算比較簡單，雖然其成像質(zhì)量并不高，但是相比對穩(wěn)定性、存儲空間、功耗與實時性

電子設(shè)計自動化
2009-11-27

FPGA 脈沖壓縮雷達成像 BSP
基于CPCI總線的通用FPGA信號處理板的設(shè)計

隨著雷達信號處理技術(shù)的不斷發(fā)展以及現(xiàn)代國防對雷達技術(shù)的需求，系統(tǒng)對雷達信號處理的要求也越來越高，需要實時處理更加龐大的數(shù)據(jù)。先進的雷達信號處理設(shè)備不僅要求性能高、功能多樣化，而且要求信號處理設(shè)備

電子設(shè)計自動化
2009-11-27

信號處理板 CPCI總線 FPGA BSP
基于CPCI總線的通用FPGA信號處理板的設(shè)計

隨著雷達信號處理技術(shù)的不斷發(fā)展以及現(xiàn)代國防對雷達技術(shù)的需求，系統(tǒng)對雷達信號處理的要求也越來越高，需要實時處理更加龐大的數(shù)據(jù)。先進的雷達信號處理設(shè)備不僅要求性能高、功能多樣化，而且要求信號處理設(shè)備

數(shù)字電源
2009-11-25

信號處理板 CPCI總線 FPGA BSP
基于FPGA的遠程圖像采集系統(tǒng)設(shè)計

引言　　圖像信息的獲取和傳輸是圖像處理系統(tǒng)的重要組成部分，直接影響圖像處理系統(tǒng)的性能。圖像信息的采集包括對圖像數(shù)據(jù)、各種附帶參數(shù)信息以及狀態(tài)控制信號的采集，一般圖像信號和狀態(tài)參數(shù)信號以及控制信號是獨立

電子設(shè)計自動化
2009-11-24

系統(tǒng)設(shè)計圖像采集系統(tǒng) 遠程圖像 FPGA
基于Actel FPGA的PWM IP的應(yīng)用

　脈沖寬度調(diào)制(PWM)是英文“Pluse Width Modulation”的縮寫，簡稱脈寬調(diào)制。它是利用微處理器的數(shù)字輸出來對模擬電路進行控制的一種非常有效的技術(shù)，根據(jù)相應(yīng)的載荷的變化來調(diào)制晶體管柵極或基極的偏置，來實現(xiàn)開關(guān)

電子設(shè)計自動化
2009-11-24

ACTEL IP PWM FPGA
基于FPGA二次群分接器的實現(xiàn)

1．引言為了提高傳輸速率，擴大通信容量，減少信道數(shù)量，通常把多路信號復(fù)用成一路信號進行傳輸。在多種復(fù)用方式中，時分復(fù)用是一種常用的方式。時分復(fù)用是多路信號按照時間間隔共享一路信道進行傳輸。復(fù)接是

工業(yè)控制
2009-11-24

脈沖 HZ FPGA BSP
Spansion MirrorBi為經(jīng)Xilinx Spartan-6 FPGA驗證的配置解決方案提供

Spansion公司宣布：其MirrorBit 閃存現(xiàn)已可作為經(jīng)賽靈思（Xilinx）Spartan-6 FPGA系列驗證的配置解決方案提供。Spansion提供了一個MirrorBit Multi-I/O閃存附加模塊，它與賽靈思的Spartan-6評估和開發(fā)工具兼容，使得

電子設(shè)計自動化
2009-11-24

Xilinx SPANSION SPARTAN-6 FPGA
使用NI LabVIEW FPGA 與智能 DAQ的自動高電壓電擊測試

Author(s): David Hakey - Medtronic, Inc. Patrick J. Ryan - Medtronic, Inc. Johnny Maynes - Medtronic, Inc. Industry: Electronics, Biotechnology Products: NI-VISA, LabVIEW, FPGA Module, PXI-7811R

測試測量
2009-11-23

LabVIEW 壓電高電壓 FPGA
基于CPLD/FPGA的多功能分頻器的設(shè)計與實現(xiàn)

引言分頻器在CPLD/FPGA設(shè)計中使用頻率比較高,盡管目前大部分設(shè)計中采用芯片廠家集成的鎖相環(huán)資源 ,但是對于要求奇數(shù)倍分頻（如3、5等）、小數(shù)倍（如2.5、3.5等）分頻、占空比50%的應(yīng)用場合卻往往不能滿足要求。

電子設(shè)計自動化
2009-11-20

分頻器 CPLD FPGA BSP
基于DSP和FPGA的調(diào)幅廣播信號監(jiān)測系統(tǒng)

　引言　　隨著通信與廣播電視業(yè)務(wù)的發(fā)展，無線電頻譜迅速、大量的被占用，頻道擁擠和相互間干擾日趨嚴(yán)重，為了能有效地利用無線電頻譜，減少相互間的干擾，信號監(jiān)測業(yè)務(wù)隨之成為必要。調(diào)幅廣播信號監(jiān)測系統(tǒng)是用于實

數(shù)字電源
2009-11-18

DSP 載波頻率信號監(jiān)測系統(tǒng) FPGA
基于DSP和FPGA的調(diào)幅廣播信號監(jiān)測系統(tǒng)

基于DSP和FPGA的調(diào)幅廣播信號監(jiān)測系統(tǒng)

嵌入式教程
2009-11-18

DSP 載波頻率信號監(jiān)測系統(tǒng) FPGA
EasyPath-6 FPGA(賽靈思)

賽靈思公司宣布隆重推出EasyPath-6 FPGA，該產(chǎn)品為高性能 FPGA 進入量產(chǎn)器件提供了六周內(nèi)即可實現(xiàn)的總成本最低、風(fēng)險最小的的解決方案，在所有FPGA降低成本解決方案中轉(zhuǎn)入量產(chǎn)時間最快。新款 EasyPath FPGA 無最低訂

電子設(shè)計自動化
2009-11-17

器件賽靈思 VIRTEX-6 FPGA
基于FPGA的人工神經(jīng)網(wǎng)絡(luò)實現(xiàn)方法的研究

基于FPGA的神經(jīng)網(wǎng)絡(luò)實現(xiàn)方法已成為實際實時應(yīng)用神經(jīng)網(wǎng)絡(luò)的一種途徑。本文就十多年來基于FPGA的ANN實現(xiàn)作一個系統(tǒng)的總結(jié)，例舉關(guān)鍵的技術(shù)問題，給出詳細的數(shù)據(jù)分析，引用相關(guān)的最新研究成果，對不同的實現(xiàn)方法和思想進行討論分析，并說明存在的問題以及改善方法，強調(diào)神經(jīng)網(wǎng)絡(luò)FPGA實現(xiàn)的發(fā)展方向和潛力及提出自己的想法。另外，還指出基于FPGA實現(xiàn)神經(jīng)網(wǎng)絡(luò)存在的瓶頸制約，最后對今后的研究趨勢作出估計。

電子設(shè)計自動化
2009-11-17

神經(jīng)網(wǎng)絡(luò) AN FPGA BSP
硬件求職筆試題 IC設(shè)計基礎(chǔ)

IC設(shè)計基礎(chǔ)（流程、工藝、版圖、器件）1、我們公司的產(chǎn)品是集成電路，請描述一下你對集成電路的認(rèn)識，列舉一些與集成電路相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）

充電吧
2009-11-16

硬件 IC設(shè)計 ASIC FPGA
EasyPath-6 FPGA(賽靈思)

賽靈思公司宣布隆重推出EasyPath-6 FPGA，該產(chǎn)品為高性能 FPGA 進入量產(chǎn)器件提供了六周內(nèi)即可實現(xiàn)的總成本最低、風(fēng)險最小的的解決方案，在所有FPGA降低成本解決方案中轉(zhuǎn)入量產(chǎn)時間最快。新款 EasyPath FPGA 無最低訂

數(shù)字電源
2009-11-14

器件賽靈思 VIRTEX-6 FPGA
基于FPGA的FIFO設(shè)計和應(yīng)用

為實現(xiàn)目標(biāo)識別與跟蹤的應(yīng)用目的，在基于TMS320DM642的FIFO基礎(chǔ)上擴展存儲空間，提出一種基于FPGA實現(xiàn)SDRAM控制器的方法。分析所用SDRAM的特點和工作原理，介紹FPGA中SDRAM控制器的組成和工作流程，給出應(yīng)用中讀SDRAM的時序圖。FPGA采用模塊化設(shè)計，增強SDRAM控制器的通用性，更方便地滿足實際需求。

模擬
2009-11-12

狀態(tài)機 FIFO FPGA BSP
基于FPGA玻璃缺陷圖像采集處理系統(tǒng)

在進行圖像采集過程中，重點需要解決采集系統(tǒng)的實時性問題。而這里選用的多線陣CCD拼接圖像的采集方法勢必導(dǎo)致在低級算法階段會產(chǎn)生極大的數(shù)據(jù)流，應(yīng)用一個高速的嵌入式處理模塊則能很好地完成圖像處理的低級算法部分。在此分析了玻璃缺陷采集處理系統(tǒng)的工作過程，對系統(tǒng)內(nèi)存控制做了詳細的描述，并在FPGA內(nèi)實現(xiàn)了圖像的低級處理，從而使計算機從低級處理的大量數(shù)據(jù)中解脫出來。

電子設(shè)計自動化
2009-11-11

SDRAM 圖像采集處理系統(tǒng) FPGA BSP
基于AD7543和FPGA的數(shù)／模轉(zhuǎn)換電路設(shè)計

設(shè)計基于AD7543和FPGA的數(shù)／模轉(zhuǎn)換電路，介紹AD7543的主要特點、封裝形式、引腳功能和工作原理，設(shè)計基于AD7543轉(zhuǎn)換芯片的具體的數(shù)／模轉(zhuǎn)換硬件電路，利用Verilog HDL語言描述AD7543的控制時序，并給出具體的Veril-og HDL代碼及其仿真結(jié)果。實踐結(jié)果表明，該設(shè)計可行，可取代傳統(tǒng)的“CPU+專用的數(shù)／模轉(zhuǎn)換(D／A)芯片”設(shè)計結(jié)構(gòu)，可進一步提高系統(tǒng)的可靠性和抗干擾能力。

模擬
2009-11-11

電路設(shè)計轉(zhuǎn)換電路 AD75 FPGA
基于FPGA嵌入式的多比特自相關(guān)器設(shè)計

該設(shè)計利用FPGA的嵌入式軟核NiosⅡ處理器，通過嵌入式操作系統(tǒng)μC／OS-Ⅱ，實現(xiàn)了在FPGA內(nèi)的自相關(guān)計算器；利用FPGA強大的并行運算功能和自帶存儲器實現(xiàn)的“乒乓”RAM，通過軟核NiosⅡ輸出控制字實時切換調(diào)用兩個“乒乓”RAM的存儲和讀取功能，使之同時完成對采集數(shù)據(jù)的緩沖存儲和向乘法器提供計算數(shù)據(jù)的功能，使芯片的整個數(shù)字處理鏈路連續(xù)化。另外，采用多比特進行自相關(guān)運算較之于現(xiàn)在天文臺使用的1 b量化自相關(guān)器，能有效地提高SNR退化比。

電子設(shè)計自動化
2009-11-11

存儲器嵌入式 FPGA BSP

首頁上一頁 298 299 300 301 302 303 304 305 306 307 下一頁尾頁

FPGA

基于FPGA雷達成像方位脈沖壓縮系統(tǒng)的設(shè)計

基于CPCI總線的通用FPGA信號處理板的設(shè)計

基于CPCI總線的通用FPGA信號處理板的設(shè)計

基于FPGA的遠程圖像采集系統(tǒng)設(shè)計

基于Actel FPGA的PWM IP的應(yīng)用

基于FPGA二次群分接器的實現(xiàn)

Spansion MirrorBi為經(jīng)Xilinx Spartan-6 FPGA驗證的配置解決方案提供

使用NI LabVIEW FPGA 與智能 DAQ的自動高電壓電擊測試

基于CPLD/FPGA的多功能分頻器的設(shè)計與實現(xiàn)

基于DSP和FPGA的調(diào)幅廣播信號監(jiān)測系統(tǒng)

基于DSP和FPGA的調(diào)幅廣播信號監(jiān)測系統(tǒng)

EasyPath-6 FPGA(賽靈思)

基于FPGA的人工神經(jīng)網(wǎng)絡(luò)實現(xiàn)方法的研究

硬件求職筆試題 IC設(shè)計基礎(chǔ)

EasyPath-6 FPGA(賽靈思)

基于FPGA的FIFO設(shè)計和應(yīng)用

基于FPGA玻璃缺陷圖像采集處理系統(tǒng)

基于AD7543和FPGA的數(shù)／模轉(zhuǎn)換電路設(shè)計

基于FPGA嵌入式的多比特自相關(guān)器設(shè)計

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動

課程視頻